Glede na poročila bo TSMC kmalu zaključil raziskave in razvoj napredne embalaže čipov (PLP) na ravni panela in načrtuje začetek majhne proizvodnje okoli leta 2027.
Da bi zadovoljili povpraševanje po močnejših čipov umetne inteligence, bo na panelni ravni Napredna embalaža čipov uporabljala kvadratne podlage, ki lahko sprejmejo več polprevodnikov namesto tradicionalnih 300 mm krožnih substratov.
Dva vira sta razkrila, da bo prva generacija nove tehnologije embalaže TSMC uporabljala 310mm x 310mm podlage.To je veliko manjše od velikosti 510 mm x 515 mm, ki so jih predhodno preizkusili proizvajalci čipov, vendar še vedno zagotavlja več površine kot tradicionalni krožni rezini.
TSMC pospešuje svoj razvojni napredek.Vir je dejal, da podjetje gradi pilotsko proizvodno linijo v mestu Taoyuan v Tajvanu na Kitajskem, s ciljem, da se okoli leta 2027 začenja z majhno proizvodnjo.
Največji svetovni dobavitelj embalaže in testiranja, Riyueguang, je že prej potrdil, da gradi ploščo embalaže na ravni plošče s pomočjo 600 mm × 600 mm podlage.Ko pa je izvedel, da je začetna velikost TSMC relativno majhna, se je odločila, da bo v Kaohsiungu zgradila še eno preizkusno proizvodno linijo z enako velikostjo kot TSMC.
Embalaža čipov se je nekoč štela za nižje tehnične zahteve kot proizvodnja čipov.Vendar pa so za čipe za računalniško inteligenco za umetno inteligenco napredne metode embalaže, kot je TSMC Cowos CHIP -pakiranje, zdaj postale enako pomembne kot proizvodnja čipov.To je zato, ker lahko napredna tehnologija embalaže integrira GPU, CPU -je in pomnilnik z visoko pasovno širino (HBM) v en sam superračunalnik, kot je Nvidia's Blackwell.Broadcom, Amazon, Google in AMD se zanašajo tudi na TSMC -jevo tehnologijo Cowos, da bi zadovoljili svoje potrebe po embalaži.
